

DOCKET NO.: 271628US6PCT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Kazunobu OHKURI, et al.

SERIAL NO.: NEW U.S. PCT APPLICATION

FILED: HERewith

INTERNATIONAL APPLICATION NO.: PCT/JP03/15916

INTERNATIONAL FILING DATE: December 12, 2003

FOR: AUDIO AMPLIFIER

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119
AND THE INTERNATIONAL CONVENTION

Commissioner for Patents
Alexandria, Virginia 22313

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicant claims as priority:

<u>COUNTRY</u>	<u>APPLICATION NO</u>	<u>DAY/MONTH/YEAR</u>
Japan	2002-369703	20 December 2002

Certified copies of the corresponding Convention application(s) were submitted to the International Bureau in PCT Application No. PCT/JP03/15916. Receipt of the certified copy(s) by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.

Respectfully submitted,
OBLON, SPIVAK, McCLELLAND,
MAIER & NEUSTADT, P.C.



Gregory J. Maier
Attorney of Record
Registration No. 25,599
Surinder Sachar
Registration No. 34,423

Customer Number

22850

(703) 413-3000
Fax No. (703) 413-2220
(OSMMN 08/03)

10/536999
PCT/JP 03/15916

12.12.03

日 本 国 特 許 庁
JAPAN PATENT OFFICE


別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application: 2002年12月20日

出 願 番 号
Application Number: 特願2002-369703
[ST. 10/C]: [JP2002-369703]

出 願 人
Applicant(s): ソニー株式会社




PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年 1月23日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



【書類名】 特許願

【整理番号】 0290711401

【提出日】 平成14年12月20日

【あて先】 特許庁長官殿

【国際特許分類】 H03F 1/02

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 大栗 一敦

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 増田 稔彦

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100091546

【弁理士】

【氏名又は名称】 佐藤 正美

【電話番号】 03-5386-1775

【手数料の表示】

【予納台帳番号】 048851

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9710846

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 オーディオアンプ

【特許請求の範囲】

【請求項 1】

第 1 のデジタルオーディオ信号を、これに同期した第 1 のクロックおよび安定した所定の周波数の第 2 のクロックにより、この第 2 のクロックに同期した第 2 のデジタルオーディオ信号にサンプリングレート変換するサンプリングレートコンバータ回路と、

上記第 2 のデジタルオーディオ信号をビット数の少ない第 3 のデジタルオーディオ信号に再量子化する $\Delta \Sigma$ 変調回路と、

上記第 3 のデジタルオーディオ信号を PWM 信号に変換する PWM 変調回路と、

この PWM 変調回路から出力される上記 PWM 信号が供給される D 級パワーアンプと、

上記 $\Delta \Sigma$ 変調回路にディザ信号を供給して上記第 3 のデジタルオーディオ信号にディザ信号を重畳するディザ信号形成回路と、

ミュートイング信号を形成する回路とを有し、

ミュートイング時、上記ミュートイング信号により上記サンプリングレートコンバータ回路の入力側を停止させる

ようにしたオーディオアンプ。

【請求項 2】

請求項 1 に記載のオーディオアンプにおいて、

上記ミュートイング信号を形成する回路は、上記第 1 のデジタルオーディオ信号が非同期状態になったとき、これを検出する非同期検出回路とされ、

この非同期検出回路の検出信号を上記ミュートイング信号とする

ようにしたオーディオアンプ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、オーディオアンプに関する。

【0002】**【従来の技術】**

オーディオアンプにおいて、その最終段のパワーアンプをいわゆるD級アンプにより構成すれば、全体をデジタル化することができ、デジタルオーディオアンプとすることができる。

【0003】

図3は、そのようなデジタルオーディオアンプの一例を示す。すなわち、デジタルオーディオ信号S11が、入力端子11からオーバーサンプリング回路12に供給されて、サンプリング周波数が例えば8倍のデジタル信号S12にオーバーサンプリングされ、このデジタル信号S12が、音量調整用の可変アッテネータ回路13を通じて $\Delta\Sigma$ 変調回路14に供給され、ビット数を低減したデジタル信号S14に再量子化される。そして、このデジタル信号S14がPWM変調回路15に供給されてPWM信号S15に変換され、このPWM信号S15がD級動作のパワーアンプ16に供給される。

【0004】

このパワーアンプ16は、PWM信号S15にしたがって電源電圧をスイッチングすることにより電力増幅をするスイッチング回路と、そのスイッチング出力を平滑することによりD/A変換および電力増幅されたアナログオーディオ信号を出力するローパスフィルタとから構成される。そして、このパワーアンプ16により電力増幅されたオーディオ信号が、出力端子17を通じてスピーカ30に供給される。

【0005】

さらに、システムコントローラ（図示せず）において、音量制御信号SVOLが形成され、この信号SVOLが可変アッテネータ回路13にその制御信号として供給される。したがって、音量調整用のスイッチを操作すると、可変アッテネータ回路13の減衰レベルが変化してスピーカ30から出力される再生音の音量が変更される。

【0006】

また、このとき、 $\Delta\Sigma$ 変調回路14は量子化誤差のフィードバックループを有しているため、可変アッテネータ回路13から $\Delta\Sigma$ 変調回路14に供給されるデジタル信号S12の内容がゼロのときでも、 $\Delta\Sigma$ 変調回路14からは何らかの値を持つデジタル信号S14が出力されてしまい、このデジタル信号S14が特定の周波数のノイズ音としてスピーカ30から出力されてしまう。

【0007】

そこで、ディザ信号形成回路18において、微小レベルのディザ信号SDIが形成され、このディザ信号SDIが $\Delta\Sigma$ 変調回路14に供給されて再量子化されるときにデジタル信号S12に重畳される。したがって、可変アッテネータ回路13から出力されるデジタル信号S12の内容がゼロのときでも、 $\Delta\Sigma$ 変調回路15の実質的な入力信号の内容はゼロにはならないので、ノイズ音の出力されることが抑制される。

【0008】

さらに、デジタル信号S11を提供するソース機器の切り換えなどにより、入力端子11に供給されるデジタル信号S11が切り換えられたり、途切れたりした場合、デジタル信号S11の同期が一時的に乱れ、この同期の乱れがノイズ音としてスピーカ30から出力されてしまう。

【0009】

そこで、入力端子11に供給されたデジタル信号S11が非同期検出回路19に供給されてデジタル信号S11の同期の乱れが検出される。そして、この検出信号SDETが回路12～14にミュートイング信号として供給され、デジタル信号S11の同期が乱れたとき、信号S12、S14の内容がゼロとされ、この結果、スピーカ30から出力される再生音がミュートイングされる。

【0010】

以上が、最終段のパワーアンプ17をD級アンプにより構成したオーディオアンプの一例である（例えば、特許文献1参照）。

【0011】

【特許文献1】

特開 2002-158543 号公報

【0012】

【発明が解決しようとする課題】

ところで、図3に示すようなオーディオアンプの場合、非同期検出回路19の検出信号SDETによりミューティングがかかったとき、 $\Delta\Sigma$ 変調回路14において、デジタル信号S12がミューティングされると同時に、ディザ信号SDIもミューティングされる。したがって、ミューティング時には、ディザ信号SDIが急激に遮断されることになるので、この急激な遮断によりノイズ信号が発生してしまい、これがスピーカ30からノイズ音として出力されてしまう。

【0013】

また、ディザ信号SDIは微小レベルであるが、ディザ信号SDIの有無はノイズレベルの違いとして知覚できる。このため、ミューティングがかかると、ディザ信号SDIがミューティングされてノイズレベルが変化するが、入力デジタル信号S11の内容がゼロ（ないし微小レベル）の場合には、そのノイズレベルの変化が知覚されてしまい、違和感を生じてしまう。

【0014】

この発明は、このような問題点を解決しようとするものである。

【0015】

【課題を解決するための手段】

この発明においては、例えば、

第1のデジタルオーディオ信号を、これに同期した第1のクロックおよび安定した所定の周波数の第2のクロックにより、この第2のクロックに同期した第2のデジタルオーディオ信号にサンプリングレート変換するサンプリングレートコンバータ回路と、

上記第2のデジタルオーディオ信号をビット数の少ない第3のデジタルオーディオ信号に再量子化する $\Delta\Sigma$ 変調回路と、

上記第3のデジタルオーディオ信号をPWM信号に変換するPWM変調回路と、

このPWM変調回路から出力される上記PWM信号が供給されるD級パワーア

ンプと、

上記 $\Delta\Sigma$ 変調回路にディザ信号を供給して上記第3のデジタルオーディオ信号にディザ信号を重畳するディザ信号形成回路と、

ミューティング信号を形成する回路とを有し、

ミューティング時、上記ミューティング信号により上記サンプリングレートコンバータ回路の入力側を停止させる

ようにしたオーディオアンプとするものである。

したがって、ミューティングにおいても、ディザ信号が継続して $\Delta\Sigma$ 変調回路に供給され、このディザ信号を有するデジタルオーディオ信号がPWM信号にコンバータされてD級パワーアンプに供給される。

【0016】

【発明の実施の形態】

図1は、この発明によるデジタルオーディオアンプ10の一例を示し、デジタルオーディオ信号S11が、入力端子11からオーバーサンプリング回路12に供給される。また、入力端子11のデジタル信号S11がPLL21に供給されてデジタル信号S11に同期し、かつ、そのサンプリング周波数のn倍の周波数のクロックSPLLが形成され、このクロックSPLLがオーバーサンプリング回路12にそのオーバーサンプリング用のクロックとして供給される。この場合、オーバーサンプリングの倍率nは、デジタル信号S11のサンプリング周波数に対応して、例えば図2に示すような値とされる。

【0017】

こうして、オーバーサンプリング回路12において、これに供給されたデジタル信号S11は、信号S11に同期し、かつ、n倍のサンプリング周波数のデジタル信号S12にオーバーサンプリングされる。

【0018】

そして、このデジタル信号S12が、サンプリングレートコンバータ回路23に変換入力として供給される。また、PLL21からのクロックSPLLがサンプリ

ングレートコンバータ回路 23 に変換入力側のクロックとして供給される。

【0019】

さらに、クロック形成回路 22 が、例えば水晶発振回路および分周回路により構成され、このクロック形成回路 22 からは、周波数が例えば 49.152MHz (=48 kHz×1024) で、安定な周波数および位相のクロック SGEN が取り出される。そして、このクロック SGEN が、サンプリングレートコンバータ回路 23 に変換出力側のクロックとして供給される。こうして、サンプリングレートコンバータ回路 23 において、これに供給されたデジタル信号 S12 は、サンプリング周波数が例えば周波数 384 kHz (=48 kHz×8) で、安定な周波数および位相のデジタル信号 S23 に変換される。

【0020】

そして、このサンプリングレートの変換されたデジタル信号 S23 が、音量調整用の可変アッテネータ回路 13 に供給され、システムコントローラ (図示せず) からの制御信号 SVOL によりレベルが制御され、このレベルの制御されたデジタル信号 S12 が $\Delta\Sigma$ 変調回路 14 に供給され、ビット数を低減したデジタル信号 S14 に再量子化される。なお、このとき、ディザ信号形成回路 18 において、微小レベルのディザ信号 SDI が形成され、このディザ信号 SDI が $\Delta\Sigma$ 変調回路 14 に供給されるデジタル信号 S23 に重畳される。

【0021】

そして、 $\Delta\Sigma$ 変調回路 14 により再量子化されたデジタル信号 S14 が、PWM 変調回路 15 に供給されて PWM 信号 S15 に変換され、この PWM 信号 S15 が D 級動作のパワーアンプ 16 に供給されて電力増幅され、その増幅出力が出力端子 17 を通じてスピーカ 30 に供給される。

【0022】

なお、このとき、形成回路 22 からのクロック SGEN が、回路 13～15、18 にそれらのクロックとして供給される。したがって、サンプリングレートコンバータ回路 23 の出力側および回路 13～15、18 は、クロック SGEN に同期して動作していることになる。

【0023】

さらに、入力端子 11 に供給されたデジタル信号 S11 が非同期検出回路 19 に供給されるとともに、PLL 21 から入力デジタル信号 S11 のサンプリング周波数に等しく、かつ、同期したクロックが取り出され、このクロックが非同期検出回路 19 に供給され、入力端子 11 に供給されたデジタル信号 S11 の同期の乱れが検出される。

【0024】

そして、この検出信号 SDET が、オーバーサンプリング回路 12、サンプリングレートコンバータ回路 23 の入力側および可変アッテネータ回路 13 にミュート信号として供給され、デジタル信号 S11 の同期が乱れたとき、信号 S12 の内容がゼロとされるとともに、サンプリングレートコンバータ回路 23 の入力側の動作が停止させられる。

【0025】

このような構成によれば、入力端子 11 に供給されたデジタルオーディオ信号 S11 は、そのサンプリング周波数にかかわらず、サンプリングレートコンバータ回路 23 によりサンプリング周波数が 384 kHz のデジタル信号にサンプリングレート変換され、その後、PWM 信号 S15 に変換されてから電力増幅され、スピーカ 30 に供給される。

【0026】

そして、ソース機器の切り換えなどにより、入力端子 11 に供給されるデジタル信号 S11 が切り換えられたり、途切れたりした結果、デジタル信号 S11 の同期が一時的に乱れた場合、この同期の乱れが非同期検出回路 19 により検出され、その検出信号 SDET によりオーバーサンプリング回路 12 およびサンプリングレートコンバータ回路 23 の入力側の動作が停止させられる。したがって、検出信号 SDET の期間には、デジタル信号 S12 が遮断されることになる。

【0027】

しかし、この検出信号 SDET の期間にサンプリングレートコンバータ回路 23 の入力側の動作が停止しても、その出力側はクロック SGEN が供給されているとともに、動作が継続しているので、サンプリングレートコンバータ回路 23 からデジタル信号 S23 が連続して出力される。ただし、このとき、サンプリングレ

ートコンバータ回路23の入力側の動作が停止しているとともに、可変アッテネータ回路13にも検出信号SDETが供給されているので、可変アッテネータ回路13から出力されるデジタル信号S23の内容はゼロである。

【0028】

そして、このようなデジタル信号S23が $\Delta\Sigma$ 変調回路14に供給されるとともに、この $\Delta\Sigma$ 変調回路14には検出信号SDETは供給されていないので、検出信号SDETの期間には、 $\Delta\Sigma$ 変調回路14から内容がゼロのデジタル信号S14が出力され、このデジタル信号S14がPWM変調回路15に供給される。したがって、検出信号SDETの期間には、入力オーディオ信号S11に対してミューティングがかかったことになる。つまり、検出信号SDETの期間はミューティング期間である。

【0029】

以上のようにして、図1に示すデジタルオーディオアンプにおいては、ミューティングが実行されるが、ミューティング期間にも、 $\Delta\Sigma$ 変調回路14にはディザ信号SDIが供給されているので、これに供給されるデジタル信号S23の内容がゼロであっても、 $\Delta\Sigma$ 変調回路14から特定の周波数のノイズ音となる信号成分の出力されることがない。

【0030】

また、ミューティング期間にもディザ信号SDIが $\Delta\Sigma$ 変調回路14に供給されるので、ミューティングがかかっていないときと、かかっているときとで、ノイズレベルとは等しくなる。したがって、入力デジタル信号S11の内容がゼロ（ないし微小レベル）の場合に、ミューティングがかかっても、ノイズレベルの変化が知覚されて違和感を生じることがない。

【0031】

さらに、ミューティングがかかっていない状態からミューティングがかかるとき、およびミューティング状態からミューティングが解除されるとき、ディザ信号SDIは継続しているので、ノイズ信号の発生することがなく、スピーカ30からノイズ音の出力されることがない。

【0032】

〔この明細書で使用している略語の一覧〕

D/A : Digital to Analog

P L L : Phase Locked Loop

P W M : Pulse Width Modulation

【0033】

【発明の効果】

この発明によれば、入力デジタルオーディオ信号の内容がゼロないし微小レベルの場合にミューティングがかかっても、ノイズレベルの変化が知覚されて違和感を生じることがない。また、ミューティングがかかっていない状態からミューティングがかかるとき、およびミューティング状態からミューティングが解除されるとき、ノイズ信号の発生することがなく、スピーカからノイズ音の出力されることがない。

【図面の簡単な説明】

【図1】

この発明の一形態を示す系統図である。

【図2】

この発明を説明するための図である。

【図3】


この発明を説明するための系統図である。

【符号の説明】

10…デジタルオーディオアンプ、12…オーバーサンプリング回路、13…可変アッテネータ回路、14… $\Delta\Sigma$ 変調回路、15…PWM変調回路、16…D級パワーアンプ、18…ディザ信号形成回路、19…非同期検出回路、21…PLL、22…クロック形成回路

【書類名】 図面


【圖 1】



【図 2】

信号 S11 のサンプリング周波数	倍率 n
32kHz、44.1kHz、48kHz	8 倍
96kHz	4 倍
192kHz	2 倍

【図 3】



【書類名】 要約書

【要約】

【課題】 D級パワーアンプを有するオーディオアンプにおいて、ミュートイング時のノイズを抑制する。

【解決手段】 デジタルオーディオ信号S11をデジタルオーディオ信号S23にサンプリングレート変換するサンプリングレートコンバータ回路23と、デジタルオーディオ信号S23をビット数の少ないデジタルオーディオ信号S14に再量子化する $\Delta\Sigma$ 変調回路14とを設ける。デジタルオーディオ信号S14をPWM信号S15に変換するPWM変調回路15と、このPWM信号S15が供給されるD級パワーアンプ16とを設ける。デジタルオーディオ信号S23にディザ信号SDIを重畳するディザ信号形成回路18と、ミュートイング信号SDETを形成する回路19とを設ける。ミュートイング時、ミュートイング信号SDETによりサンプリングレートコンバータ回路23の入力側を停止させる。

【選択図】 図1

特願 2 0 0 2 - 3 6 9 7 0 3

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 2 1 8 5]

1. 変更新月日 1 9 9 0 年 . 8 月 3 0 日
[変更理由] 新規登録
住 所 東京都品川区北品川 6 丁目 7 番 3 5 号
氏 名 ソニー株式会社